# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-156750

(43) Date of publication of application: 30.05.2003

(51)Int.CI.

1/1339 GO2F G<sub>02</sub>F 1/1337 GO9F 9/30 G09F 9/35

(21)Application number: 2001-353457

(71) Applicant: FUJITSU DISPLAY TECHNOLOGIES CORP

(22)Date of filing:

19.11.2001

(72)Inventor: TANIGUCHI YOJI


NAKAHATA YUJI

# (54) LIQUID CRYSTAL PANEL

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal panel wherein a cell gap can be secured.

SOLUTION: The liquid crystal panel is provided with first and second substrates and a liquid crystal interposed between the first and the second substrates. The first substrate has a stacked structure containing a gate layer 18 and a data layer 20 and the second substrate is provided with a color filter and columnar members 32 and 34 extending toward the first substrate for controlling the cell gap. The columnar members 32 and 34 are disposed in at least two different positional patterns relative to a pixel.



# **LEGAL STATUS**

[Date of request for examination]

17.11.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2003-156750

(P2003-156750A)

(43)公開日 平成15年5月30日(2003.5.30)

(51) Int.Cl.7		識別記号		FΙ			Ť	7](参考)
G02F	1/1339	500		G 0 2	2 F 1/1339		500	2H089
	1/1337	505			1/1337		505	2H090
G09F	9/30	320	•	G 0 9	F 9/30		320	5 C O 9 4
		330					3 3 0 Z	
		338					338	
			審査請求	未請求	請求項の数4	OL	(全 7 頁)	最終頁に続く


(21) 出廢番号	特顧2001-353457(P2001-353457)	(71)出願人	302036002			
			宮士通ディスプレイテクノロジーズ株式会			
(22) 出願日	平成13年11月19日(2001.11.19)		社			
	•		神奈川県川崎市中原区上小田中4丁目1番			
			1号			
		(72)発明者	谷口 洋二			
			神奈川県川崎市中原区上小田中4丁目1番			
			1号 富士通株式会社内			
		(74)代理人	100108187			
		1	弁理士 横山 淳一			

最終頁に続く

# (54) 【発明の名称】 液晶パネル

### (57)【要約】

【課題】 液晶パネルに関し、セルギャップを確保することのできる液晶パネルを提供することを目的とする。 【解決手段】 第1及び第2の基板と、該第1及び第2の基板の間に挿入された液晶とを備え、第1の基板はゲート層18及びデータ層20を含む積層構造を有し、第2の基板はカラーフィルタとセルギャップを制御するために第1の基板に向かって延びる柱状部材32,34とを備え、該柱状部材32,34は画素に対して少なくとも2つの異なる位置パターンで配置されている備えた構成とする。



### 【特許請求の範囲】

【請求項1】 第1及び第2の基板と、該第1及び第2の基板の間に挿入された液晶とを備え、第1の基板はゲート層及びデータ層を含む積層構造を有し、第2の基板はカラーフィルタとセルギャップを制御するために第1の基板に向かって延びる複数の柱状部材とを備え、該柱状部材は画素に対して少なくとも2つの異なる位置パターンで配置されていることを特徴とする液晶パネル。

1

【請求項2】 該柱状部材は3種類の異なる高さを有する柱状部材からなることを特徴とする請求項1に記載の 10液晶パネル。

【請求項3】 第1の基板は画素電極を有し、第2の基板は共通電極を有することを特徴とする請求項1に記載の液晶パネル。

【請求項4】 各画素は配向の異なる2つの部分を有することを特徴とする請求項1に記載の液晶パネル。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶パネルに関する。

# [0002]

【従来の技術】液晶パネルは第1及び第2の基板と、第1及び第2の基板の間に挿入された液晶とを備えてなる。TFT駆動の液晶パネルでは、第1の基板はゲート層、データ層、TFT及び画素電極を含む積層構造を有する。第2の基板はカラーフィルタと共通電極を有する。

【0003】第1の基板と第2の基板との間のギャップ(セルギャップ)は小さな球状のスペーサによって制御される。球状のスペーサは液晶パネルを組み立てるとき 30に、一方の基板の内面に散布される。それから両基板を熱及び圧力をかけて周辺シールで貼り合わせて液晶パネルとする。しかし、球状のスペーサを使用すると、球状のスペーサの散布密度のバラツキのためにセルギャップに変動が生じたり、球状のスペーサからの光洩れによりコントラストが低下するという問題がある。

【0004】そこで、一方の基板に柱状部材(柱状スペーサ)を固定的に設け、柱状スペーサが他方の基板に接触して、両基板との間のセルギャップを制御する提案がある。例えば、特開2000-131701号公報及び 40特開2000-305089号公報は、柱状スペーサを有する液晶パネルを開示している。

#### [0005]

【発明が解決しようとする課題】柱状スペーサは表示領域外の所望の位置に配置されることができ、フォトリソ工程で均一な高さを有するように形成することができるので、上記した球状のスペーサの問題点を解消することができる。

【0006】しかし、柱状スペーサを使用する場合、柱 状スペーサは液晶の熱膨張及び熱収縮に追従することが 50 できることが望まれる。例えば、液晶は60 ℃において3パーセント(セルギャップが $4\mu$  mの場合約0.12  $\mu$  m)熱膨張し、-20 ℃において3パーセント(セルギャップが $4\mu$  mの場合約 $0.12\mu$  m)熱収縮する。従って、柱状スペーサはそのような液晶層の厚さの変化に追従して変形できることが望まれる。柱状スペーサはそのような要求を満足するような材料、大きさ及び配置を選択することが必要である。

【0007】さらに、液晶パネルには局部的な力がかかることがある。例えば、液晶パネルの組み立て工程においては、両基板を熱及び圧力をかけて周辺シールで貼り合わせて液晶パネルとする。この工程をさらに詳細に述べると、多数の液晶パネルに相当する多数の基板を重ね合わせて、圧力をかけて熱焼成する。このときに、ゴミ等の異物を間に挟んでしまうと、その部分が強く加圧され、セルギャップのムラが生じる可能性がある。

【0008】本発明の目的は、セルギャップを確保する ことのできる液晶パネルを提供することである。

### [0009]

20 【課題を解決するための手段】本発明による液晶パネルは、第1及び第2の基板と、該第1及び第2の基板の間に挿入された液晶とを備え、第1の基板はゲート層及びデータ層を含む積層構造を有し、第2の基板はカラーフィルタとセルギャップを制御するために第1の基板に向かって延びる複数の柱状部材とを備え、該柱状部材は画素に対して少なくとも2つの異なる位置パターンで配置されていることを特徴とするものである。

【0010】この構成によれば、例えば、第1の位置パターンで配置された柱状部材は液晶層の厚さの変化に追従して変形し、セルギャップを確保するように構成される。一方、例えば第2の位置パターンで配置された柱状部材は液晶パネルに部分的な圧力がかかったときに第1の位置パターンで配置された柱状部材が過度に変形するのを防止し、セルギャップのムラが生じるのを防止する。

#### [0011]

【発明の実施の形態】以下本発明の実施例について図面を参照して説明する。

【0012】図1は本発明の第1実施例の液晶パネルの TFT基板をカラーフィルタ基板に設けた柱状スペーサ とともに示す平面図である。図2は図1の液晶パネルの 1 画素の領域を示す図である。図3は図1の液晶パネル のゲートバスラインを通る断面図である。

【0013】図3において、液晶パネル10は、第1の基板12と、第2の基板14と、第1及び第2の基板12,14の間に挿入された液晶16とを備える。第1の基板はTFT基板であり、ゲートバスライン18、データバスライン20、TFT22(図1)及び画素電極24(図1)を含む積層構造を有する。補助容量電極26(図1)が各画素電極24のほぼ中央を横切って延び

る。さらに、絶縁膜がゲートバスライン18とデータバスライン20との間等に適切に配置される。

【0014】第2の基板14はカラーフィルタ基板であり、カラーフィルタ28と共通電極30とを有する。第2の基板14は、第1の基板12に向かって延びる複数の第1の柱状スペーサ32と、第1の基板12に向かって延びる複数の第2の柱状スペーサ34とを備える。なお、配向膜が第1及び第2の基板12,14に設けられるが、配向膜は図示省略されている。

【0015】図1において、第1の複数の柱状スペーサ 1032は第1の位置パターンで配置される。各第1の柱状スペーサ32はゲートバスライン18とデータバスライン20との交差部に相当する位置に配置される。複数の第1の柱状スペーサ32は6つの画素毎に1個の割合で周期的に繰り返して設けられる。この場合、R,G,Bの各色要素を1画素とみる。図1においては、複数の第1の柱状スペーサ32は横方向に3つの画素毎に、且つ縦方向に2つの画素毎に設けられる。

【0016】第2の複数の柱状スペーサ34は第2の位置パターンで配置される。各第2の柱状スペーサ34は20ゲートバスライン18の一部に相当する位置に配置される。複数の第2の柱状スペーサ34は3つの画素毎に1個の割合で周期的に繰り返して設けられる。図1においては、複数の第2の柱状スペーサ34は横方向に3つの画素毎に、且つ縦方向に1つの画素毎に設けられる。

【0017】図2は図1の液晶パネル10の1画素の領域を示す図であり、(A)は第1の柱状スペーサ32が設けられた1画素の領域を示し、(B)は第2の柱状スペーサ34が設けられた1画素の領域を示す。第1の柱状スペーサ32及び第2の柱状スペーサ34はともに画素の表示領域の外に配置される。

【0018】図4は図1及び図2の液晶パネル10の1 画素の領域の変形例を示す図であり、(A)は第1の柱 状スペーサ32が設けられた1画素の領域を示し、

(B)は第2の柱状スペーサ34が設けられた1画素の領域を示す。第1の柱状スペーサ32はゲートバスライン18とデータバスライン20との交差部に相当する位置に配置され、第2の柱状スペーサ34はデータバスライン20の一部に相当する位置に配置される。その他の構成は図1及び図2と同様である。

【0019】図5は図1及び図2の液晶パネル10の1 画素の領域の変形例を示す図であり、(A)は第1の柱 状スペーサ32が設けられた1画素の領域を示し、

(B) は第2の柱状スペーサ34が設けられた1 画素の領域を示す。第1の柱状スペーサ32はゲートバスライン18とデータバスライン20との交差部に相当する位置に配置され、第2の柱状スペーサ34は補助容量電極26の一部に相当する位置に配置される。その他の構成は図1及び図2と同様である。

【0020】図3において、第1の柱状スペーサ32及 50

び第2の柱状スペーサ34はともに同じ材料、例えばアクリル樹脂やノボラックレジスト等、でフォトリソ工程を利用して作られる。従って、第1の柱状スペーサ32及び第2の柱状スペーサ34は第2の基板14に固定されている。第1の柱状スペーサ32及び第2の柱状スペーサ34は互いに同じ高さを有する。

4

【0021】第1の柱状スペーサ32はゲートバスライン18とデータバスライン20との交差部に相当する位置に配置されているので、液晶パネル10を組み立てたときには、第1の柱状スペーサ32とゲートバスライン18とデータバスライン20(及び絶縁層)との組み合わせ体が実際のスペーサとして機能することになる。第2の柱状スペーサ34はゲートバスライン18の一部に相当する位置に配置されているので、液晶パネル10を組み立てたときには、第2の柱状スペーサ34とゲートバスライン18(及び絶縁層)との組み合わせ体が実際のスペーサとして機能することになる。

【0022】ゲートバスライン18の高さとデータバスライン20の高さの和は、ゲートバスライン18の高さ、又はボータバスライン20の高さ、又は補助容量電極26の高さよりも大きい。従って、実際の第1のスペーサの高さは実際の第2のスペーサの高さよりも大きい。実施例においては、100 $\mu$ m×300 $\mu$ mの画素サイズに対して、第1及び第2の柱状スペーサ32,34の断面積は15 $\mu$ m²、高さは4 $\mu$ mであった。ゲートバスライン18の高さは0.25 $\mu$ m、データバスライン20の高さは0.35 $\mu$ mであった。画素電極24及び共通電極30の厚さはそれぞれ0.1 $\mu$ mであった。第1の基板12及び第2の基板14を熱及び圧力をかけて周辺シールで貼り合わせて液晶パネル10とした結果、セルギャップが4.25 $\mu$ mとなった。

【0023】すなわち、基板12,14の貼り合わせ時の圧力により、第1の柱状スペーサ32はゲートバスライン18とデータバスライン20との交差部と接触し、さらに0.15 $\mu$ m圧縮されていることが分かる。また、第2の柱状スペーサ34とゲートバスライン18との間には、0.20 $\mu$ mの間隔があいている。

【0024】図6は第1及び第2の柱状スペーサ32,34の荷重と変位との関係を示すグラフである。曲線Xは第1の柱状スペーサ32のみが設けられている場合の例を示す。第1の柱状スペーサ32は、上記したように6つの画素毎に1個の割合で設けられ、且つ上記したサイズを有する。この条件は、使用時に柱状スペーサは液晶16が熱膨張及び熱収縮したときに第1の柱状スペーサ32がそのような熱膨張及び熱収縮に追従することができるように設定されたものである。

【0025】曲線Xの上段側の部分は荷重を増加していく場合を示し、曲線Xの下段側の部分は荷重を減少していく場合を示している。第1の柱状スペーサ32の変形は、変形が大きくなると塑性変形となり、もはや最初の

6

. 形状に戻らなくなる。そこで、液晶パネル10に局部的に大きな力がかかると、局部的にセルギャップの小さい部分が生じ、セルギャップのバラツキが生じる原因になる。

【0026】曲線Yは第1及び第2の柱状スペーサ32、34が設けられている例を示す図である。上記したように、第1の柱状スペーサ32はゲートバスライン18とデータバスライン20との交差部と接触しているが、第2の柱状スペーサ34とゲートバスライン18との間には間隔があいている。従って、液晶パネル10に10局部的に大きな力がかかったとしても、最初は第1の柱状スペーサ32が圧縮されるが、やがて第2の柱状スペーサ34がゲートバスライン18と接触し、第2の柱状スペーサ34がゲートバスライン18と接触し、第2の柱状スペーサ34が大きな力の大部分を受け持つようになる。なお、第2の柱状スペーサ34の個数は第1の柱状スペーサ32の個数よりも多い。従って、第1の柱状スペーサ32は過度の変形をすることがなくなり、セルギャップのバラツキが生じなくなる。

【0027】図7は本発明の第2実施例の液晶パネルの 柱状スペーサを設けたカラーフィルタ基板を示す平面図 20 である。図8は図7の柱状スペーサの例を示す図であ る。この実施例においても、液晶パネル10は、第1の 基板(TFT基板)12と、第2の基板(カラーフィル タ基板)14と、第1及び第2の基板12,14の間に 挿入された液晶16とを備える(図3参照)。

【0028】図7において、第2の基板(カラーフィルタ基板)14は、第1の基板12に向かって延びる複数の第1の柱状スペーサ32と、第1の基板12に向かって延びる複数の第2の柱状スペーサ34と、第1の基板12に向かって延びる複数の第3の柱状スペーサ36と30を備える。

【0029】カラーフィルタ28は、青色部分28Bと、赤色部分28Rと、緑色部分28Gとを有する。第1の柱状スペーサ32は青色部分28Bと赤色部分28Rとの境界部に配置され、第2の柱状スペーサ34も青色部分28Bと赤色部分28Rとの境界部に配置される。従って、第1の柱状スペーサ32及び第2の柱状スペーサ34はゲートバスライン18とデータバスライン20との交差部に相当する位置に配置される。第3の柱状スペーサ36は青色部分28Bの中心部に配置される。青色部分28Bの中心部は補助容量電極26(図5)に相当する位置である。

【0030】第1の複数の柱状スペーサ32はゲートバスライン18とデータバスライン20との交差部に相当する位置に第1の位置パターンで配置される。複数の第1の柱状スペーサ32は12の画素毎に1個の割合で周期的に繰り返して設けられる。複数の第1の柱状スペーサ32は横方向に6つの画素毎に、且つ縦方向に2つの画素毎に設けられる。

【0031】第2の複数の柱状スペーサ34はゲートバ 50

スライン18とデータバスライン20との交差部に相当する位置に第1の位置パターンとは異なる第2の位置パターンで配置される。複数の第2の柱状スペーサ34は6つの画素毎に1個の割合で周期的に繰り返して設けられる。複数の第2の柱状スペーサ34は横方向に6つの画素毎に、且つ縦方向に1つの画素毎に設けられる。

【0032】第3の複数の柱状スペーサ36は補助容量 電極26に相当する位置に第1及び第2の位置パターンとは異なる第3の位置パターンで配置される。複数の第3の柱状スペーサ36は3つの画素毎に1個の割合で周期的に繰り返して設けられる。複数の第3の柱状スペーサ36は横方向に3つの画素毎に、且つ縦方向に1つの画素毎に設けられる。

【0033】この実施例では、第1の柱状スペーサ32 と、第2の柱状スペーサ34と、第3の柱状スペーサ3 6とは、カラーフィルタ28の色部分及びそれを形成する材料部分を利用して形成されている。

【0034】図8(A)においては、第1の柱状スペーサ32は、青色部分28Bの外縁部に形成される。青色部分28Bの隣には赤色部分28Rが形成されるが、赤色部分28Rを形成する赤色材料部分28rは青色部分28Bの上にも形成され、通常は赤色部分28Rとなる領域以外の赤色材料部分28rの一部が青色部分28Bの外縁部の上に残される。さらに、赤色部分28Rの隣には緑色部分28Gが形成されるが、同様に、緑色部分28Gを形成する緑色材料部分28gの一部が赤色材料部分28rの上に残される。最後に、樹脂材料の層38が形成される。従って、第1の柱状スペーサ32は、青色部分28gと、樹脂材料の層38とによって形成される。

【0035】図8(B)においては、第2の柱状スペーサ34は、青色部分28Bの外縁部に形成される。第2の柱状スペーサ34は、青色部分28Bと、赤色材料部分28rと、樹脂材料の層38とによって形成される。【0036】図8(C)においては、第3の柱状スペーサ36は、青色部分28Bの中心部に形成される。第3の柱状スペーサ36は、青色部分28Bと、樹脂材料の

【0037】図8においては、共通電極30は省略されている。共通電極30はカラーフィルタ28の上に形成される。樹脂材料の層38は共通電極30の上に形成され、柱状スペーサ32,34,36の所望の高さを確保するとともに、共通電極30が画素電極24と接触するのを防止する。

層38とによって形成される。

【0038】第1の柱状スペーサ32の高さは第2の柱状スペーサ34の高さよりも大きく、第2の柱状スペーサ34の高さは第3の柱状スペーサ36の高さよりも大きい。実施例においては、カラーフィルタ28の青色部

10

分28Bと、赤色部分28Rと、緑色部分28Gの厚さ が1. 5 µ m であり、赤色材料部分28 r の厚さが0.  $7 \mu \text{ m}$ であり、緑色材料部分 28 g の厚さが  $0.5 \mu \text{ m}$ であった。 青色部分28 Bより上の第1の柱状スペーサ 32の高さが4μmとなるように樹脂材料の層38を形 成したところ、青色部分28Bより上の第2の柱状スペ ーサ34の高さは3.8μm、青色部分28Bより上の 第3の柱状スペーサ36の高さは3.6μmとなった。 樹脂のレベリングによって、各部の高さの差は小さくな

【0039】第1の基板12及び第2の基板14を熱及 び圧力をかけて周辺シールで貼り合わせて液晶パネル1 0とした結果、TFTセルギャップが 4.  $25 \mu$  mとな った。TFT基板側の段差が0.5 μ mあるので、第1 の柱状スペーサ32は0.25μm圧縮され、第2の柱 状スペーサ34は0.05μm圧縮されている。

る。

【0040】このように、本発明では、2種類又は3種 類の異なる高さの柱状スペーサ32、34、36を設け ることができる。3種類の異なる高さの柱状スペーサ3 2, 34, 36の場合には、1番高い柱状スペーサ32 20 と2番目に高い柱状スペーサ34の高さの差が0.1μ m以上で0.3μm以下であり、2番目に高い柱状スペ ーサ34と3番目に高い柱状スペーサ36の高さの差が  $0.2 \mu m$ 以上で $0.5 \mu m$ 以下であるのが好ましい。 また、柱状スペーサの高さの差をつけるのに、青色部分 28 Bと、赤色材料部分28 rと、緑色材料部分28 g とを利用したが、その他の色の部分を選択することもで きる。

【0041】図9は本発明が適用される配向分割された 液晶パネルを示す断面図である。図10は図9の第1の 30 基板及び第2の基板の特徴を重ねて示す平面図である。 図9及び図10において、液晶パネル10は、第1の基 板(TFT基板)12と、第2の基板(カラーフィルタ 基板) 14と、第1及び第2の基板12, 14の間に挿 入された液晶16とを備える。第1の基板の画素電極2 4はスリット40を形成されており、第2の基板14の 共通電極28は突起42を有する。

【0042】液晶16は垂直配向性をもった液晶であ り、垂直配向膜が設けられている。このため、液晶分子 は概して第1及び第2の基板12,14に対して垂直に 40 配向する。突起42があるところでは、液晶分子は突起 42に対して垂直に配向する。このため、突起42の一 方の側では液晶分子は例えば図9で見て右上がりに配向 し、突起42の他方の側では液晶分子は左上がりに配向 する。スリット40についても同様の傾向があり、スリ ット40の一方の側では液晶分子は右上がりに配向し、 スリット40の他方の側では液晶分子は左上がりに配向 する。突起42とスリット40とを平面図で見て交互に くるように配置すると、このような液晶分子の配向はよ り顕著になる。液晶パネルに電圧を印加すると、液晶分 50

子は基板面に対して平行に倒れていく。この場合、液晶 分子は垂直配向時に傾斜していた方向に倒れる。このよ うに、各画素が配向の異なる2つの部分を有する液晶パ ネル10を配向分割された液晶パネルという。配向分割 された液晶パネルでは、表示の視角特性を向上させるこ とが知られている。突起42とスリット40がくの字状 に曲がった形状に形成されており、くの字の各直線部分 毎に2つに配向分割された液晶パネルが形成されるの で、図9及び図10においては、4つの配向状態の異な る部分を有する液晶パネルが得られる。また、突起42 の一部42Aは画素電極28の外形と平行に形成されて いる。

【0043】図1から図8を参照した説明した第1、第 2及び第3の柱状のスペーサ32, 34, 36は図9及 び図10のゲートバスライン18とデータバスライン2 0の交差部、ゲートバスライン18の一部、データバス ライン20の一部、及び補助容量電極26の一部に相当 する位置に設けることができる。

### [0044]

【発明の効果】以上説明したように、本発明によれば、 セルギャップの変動のない液晶パネルを得ることができ

### 【図面の簡単な説明】

【図1】本発明の第1実施例の液晶パネルのTFT基板 をカラーフィルタ基板に設けた柱状スペーサとともに示 す平面図である。

【図2】図1の液晶パネルの1画素の領域を示す図であ り、(A)は第1の柱状スペーサが設けられた1画素の 領域を示し、(B)は第2の柱状スペーサが設けられた 1 画素の領域を示す。

【図3】図1の液晶パネルのゲートバスラインを通る断 面図である。

【図4】図1及び図2の液晶パネルの変形例を示す図で あり、(A)は第1の柱状スペーサが設けられた1画素 の領域を示し、(B)は第2の柱状スペーサが設けられ た1画素の領域を示す。

【図5】図1及び図2の液晶パネルの変形例を示す図で あり、(A) は第1の柱状スペーサが設けられた1画素 の領域を示し、(B)は第2の柱状スペーサが設けられ た1画素の領域を示す。

【図6】第1及び第2の柱状スペーサの荷重と変位との 関係を示すグラフである。

【図7】本発明の第2実施例の液晶パネルの柱状スペー サを設けたカラーフィルタ基板を示す平面図である。

【図8】図7の柱状スペーサの例を示す図である。

【図9】本発明が適用される配向分割された液晶パネル を示す断面図である。

【図10】図9の第1の基板及び第2の基板の特徴を重 ねて示す平面図である。

# 【符号の説明】

10

10…液晶パネル

12,14…基板

16…液晶

18…ゲートバスライン

20…データバスライン

2 2 · · · T F T

2 4 …画素電極

26…補助容量電極

\*28…カラーフィルタ

30…共通電極

32…柱状スペーサ

34…柱状スペーサ

36…柱状スペーサ

38…樹脂材料の層


40…スリット

\* 42…突起

[図1]

9


[図2]



[図3]


【図4】

[図5]




【図8】


【図9】




【図6】



【図10】



# 【図7】



# フロントページの続き

(72)発明者 中畑 祐治

(51) Int. C1.7

識別記号

G O 9 F

9/30 9/35

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

3 4 9

 $\mathbf{F}$  1

テーマコード(参考)

G09F9/30

9/35

ドターム(参考) 2H089 LA09 LA12 QA14 TA02 TA04

3 4 9 B

2HO90 HD14 MAO1 MAO7 MA14

5C094 AA03 BA03 BA43 EA04 EA07

ECO3 EDO3